FC2ブログ

EPYC 7571 入手

AMD EPYC 7571 を入手しました。

Rome(Zen2) ではなく初代 EPYC の Naples です。

EPYC 7571 は AMD公式HPには掲載が無い型番ですが、ES品ではなく Amazon AWS 用のカスタム品が流出している様です(もしくは偽物を掴まされたか・・・)。

早速21号機に搭載してみました。
21G_20191223.jpg

EPYC 7571 は 2018/4 時点の BIOS では 100 x 22 で 2.2GHz 定格でしか動作しませんが、2018/10 以降の BIOS に更新すると CPB(Core Performance Boost) で 100 x 30 で 3GHz 動作するらしい(噂レベルで未検証)です。

前後の型番と比較すると赤字部分が異なる様ですが、TDPが他と比べて高い理由はCPB-ALL時のクロックが他より高いからではないかと(具体的には2.9もしくは3.0ではないかと)wktkしてる訳です。
 モデル  Core / Thread   Base / CPB-12C / CPB-ALL  TDP 
 EPYC 7601   32 / 64  2.2 GHz / 3.2 GHz / 2.7 GHz  180W 
 EPYC 7571   32 / 64  2.2 GHz / 3.0 GHz / ?.? GHz  200W 
 EPYC 7551   32 / 64  2.2 GHz / 3.0 GHz / 2.6 GHz  180W 

AWS での EPYC 7571 は 24コア/48スレッド × 2ソケット @ 2.9GHz という情報が有りますが実際にどうだか筆者自身は試していないという、なんとも曖昧な情報とともに入手した怪しい品です。

最近、筆者は64bit機を全て3GHz仕様にするというくだらない目標を立ててしまったので、それに向かって無駄に邁進しています。
基本的には定格3GHzでの最多コア品を選びますが、次点候補として全コアブースト時で3GHzのどちらかを目指しています。EPYC 7571 が全コア3GHzでは動かない場合は3GHzで動作する最多コア数を割り出してBIOSで起動時コア数を設定する予定です。また、これが動作したらBIOS改造に取り掛かり Rome を2枚目の板に搭載する予定です。Romeなら32コア以上でも3GHz以上ですからね。

とりあえず、今日はCPUの搭載まで、明日、仮組みしてOSインストール後に全コアブーストでどこまでいけるか試してみます。
ー>2個購入したハズのCPUクーラー Noctua NH-U12S TR4-SP3 が1個だけ行方不明で、仮組が出来ません Orz=>2020/1/2発掘!これから組みます。=>起動しBIOS画面までは拝めましたが、BIOSの更新中にROMのレイアウトが異なる的なエラーが発生して先に進めなくなり、リセット後に起動しなくなりましたOrz

カスタム品ですし、初代Zenのダイ単体で3GHzだと60Wくらいなので×4ダイだと240W、全コアブースト3GHzを達成したら最悪の場合は初回起動でマザーのVRMが焼き切れる可能性も・・・(保護回路が働くのかもですが)
スポンサーサイト



H11DSi PCB Rev 1.01 の Rome 対応改造

やろうと思っていましたが、読者の方に先を越されてしまいましたOrz

こちらの記事に記載が在ります通り、H11DSi (及び10GbE対応の NT) には板のレビジョンが2種類あり、Rev1.01はRomeに公式には対応しない事になっていますが、BIOS改造で対応できる様です(もちろん改造後にサポートは受けられませんので自己責任で)

読者の方はROMライタを利用された様ですが、筆者は板を2枚所有しておりますので別の形での改造を目論んでおりますが、その際の参考にさせて頂こうと思います。

IMG01051.jpg

H11DSi の Drop-in support requires board revision 2.x に付いて

これはまさに Tiger-MPX 4M の再来だ。

H11DSi には BIOS ROM が 16MB のオリジナル PCB Rev 1.01 と、 BIOS ROM が 32MB の PCB Rev 2.x が存在し、BIOS-Image も、それぞれのPCB向けに異なる。。。
※ NICが 10GbE の H11DSi-NT も同様です。

H11DSi PCB Rev 1.01 / BIOS ROM 16MB SPI flash / EPYC 7001(Naples) Only
H11DSi PCB Rev 2.x / BIOS ROM 32MB SPI flash / EPYC 7001 and 7002(Rome)

筆者所有の21号機は下の写真の通り Rev 1.01 ですから Zen2 世代の Rome = EPYC 7002 シリーズが乗らない事になります。
IMG01051.jpg

其の他の違いとして、メモリが最大2TB DDR4-2666 から 4TB DDR4-3200 になり、メモリ速度1.2倍 / メモリ最大容量2倍 になっています。EPYC 7002 シリーズは Zen2 世代ですがH11DSi では PCIe 4.0 に対応している記載はありません。どうやら同社の型番 H11 シリーズは PCIe 3.0 までの様で、 H12 シリーズからは PCIe 4.0 に対応している様ですが、H12シリーズからは未だ自作向けと呼べる様なフォームファクタに対応した板が登場していない様です。

Zen2 世代の EPYC 7002 シリーズに対応しており、かつ、自作に使える PCIe 4.0 対応の板は今のところ GIGABYTE MZ01-CE0 / CE1 Rev2 だけかもしれません、こちらはシングルソケットですから本プログの対象外ですがご紹介だけしておきます。

Zen2世代のEPYC機でSO-DIMMを採用する可能性に付いて


下の写真は SuperMicr H11DSU-iN と H11DSi の合成写真ですが、これではスペース的にVRMが配置出来ない為、この写真はフェイクでしかありません(合成してる時点でフェイクですが)。

Zen2DualEATX.jpg

この様に E-ATX ではメモリスロット面積が約50%を占めますので何らかの対策を考えないと Zen2 世代の EPYC では基板レイアウトに非常に苦労するかと思います。

そこで、SO-DIMM ですよ。一つの選択肢として。
SO-DIMMは縦挿しソケットをあまり見ませんがDIMMの半分ですから4本の面積に8本入るとすれば H11DSi と同じ様なレイアウトに出来ますよね!><?

こちらは21号機の SuperMicr H11DSi です。
H11DSiNT.jpg
上の写真のDIMMスロットがSO-DIMMスロットに置き換わればZen2世代のEPYCでもフルスペックが出せる!!!のではないかと、イメージとしては Silicon Graphics visual workstation 320i の様に千鳥配列で、、、

ZEN2 の衝撃

ZEN2 世代のEPYCに付いては昨年11月に発表されている為、既に情報は概ね出揃っていますので、DualSocketでの構成に付いて整理してみました。

ZEN2.png

この構造のキモになるのは 14nm I/O Bridge 部分で、これが Skylake-X/SP で言うところのメッシュ構造に相当する部分を担い、スパコンでいうクロスバースイッチ相当の機能を実現する部分になるのでしょうね。CPUダイとは分離されていますから、この部分だけチューニングした世代が出現する可能性があるかもしれません。NUMAになる直前のIntel製MPチップセット(7300 Clarksboro の様な物)をスケールアップしたノースブリッジ相当の機能とも言えます。

8コアのダイを8個搭載、個々のコアには 256bit FMA を2基搭載、動作クロック据え置きもしくはコア数を削ってクロック向上とすると、下記の様に理論値での性能が簡単に割り出せます。
8-Core × 8-Die × 256bit-FMA × (1-ADD + 1-MUL) × 2基 ÷ FP64 × 2.7GHz × 2-Socket = 5529.6 GFLOPS-FP64 = 5.5 TFLOPS-FP64 となりますね。単精度(FP32)なら 11TFLOPS です。仮にXeon W-3175XがDualSocket対応だったとしても上回る性能です(実際にはXeon W-3175Xはシングルソケット限定仕様です)。

この演算性能は Tesla V100 や PEZY-SC Quad に迫りますが、GPGPUではなくx64ネイティブCPUで実現するところが衝撃的ですし、動作クロックによっては逆転する可能性もあります。次の世代はAVX-512に追従して性能が倍化するかもしれません。

筆者的な問題は、Rome世代以降のDualSocketフルスペックマザーは面積的にE-ATX 或いは SSI-EEB フォームファクタに収めるとPCIeスロットがせいぜい2スロットくらいしか収まらない事です。

例えば、21号機のマザーボード Supermicr H11DSiを見ますと下の写真の通り(8チャネルのメモリソケットとCPUソケット)×2で基板面積の6割程度を占めていますので、これが16チャネルのフルスペックにメモリが倍増した場合、CPUソケットとメモリソケットで基板面積の8割程度を占有すると思われ、PCIeスロットを設置するスペースが非常に限られてしまいます。ワークステーション化できる様な基板にすると仮定するならDRG-Q(現行世代で言えばX11DPG-QTX11DPX-T、SuperMicro以外でも Tyan S7105ADVANTECH ASMB-975 が概ね同サイズかつ同じ穴の位置で既成事実的に規格化している)サイズに拡張しないとですね。。。右側(小さな画面で見ている場合は下側)の画像は合成ですしVRMの冷却を考慮せずに切り貼りした画像なので実際はあと1スロットぶん削られる可能性が高いかと。
H11DSiNT.jpg=>Zen2DualEATX.jpg

Rome世代まではNaplesとソケット互換らしいので21号機には乗ると思いますが、E-ATXでの自作は、これが最後の世代になるのでしょうね。HBM化したらまた違う状況になるとは思いますが。

ところで、この世代で 256 Thread に達しますので、Windows 7 / 8 / 10 の Pro / Enterprise で認識できる上限に達します(Windows 10 Pro/Enterprise は 512 Thread かもしれない=システム要件に明記されていないが同世代のサーバが最大512である為)。その意味でも、この世代はデュアルソケット最後の世代になる可能性があります。
 
プロフィール

DualSocketTheWorld

Author:DualSocketTheWorld
自作を始めて二十数台目くらいになりますが、最初からデュアルソケット限定(始めた当時はデュアルスロット)で自作しており、近年になってAMD K6を試したくなりSocket7でK6-2+のシングル構成で組んだのがシングル初です(以降、Bull/nano/Ryzenと数台仮組レベルで組んでいます)。

シングルマザー(含:シングルソケットマルチコア)や4ソケット以上の自作は基本的にしませんし、メーカー製PCの改造も基本的にはしません(ノートPCのSSD化くらいはしますが・・・)

基本路線はワークステーションと呼ばれる分野での自作で、OSもWindows系であればProfesionalが主な対象に成ります。

ゲーマーの様なOverClockは行わず、WS路線としてハイエンドCPUとハイエンドGPUの組み合わせで定格或いはDownClockで発熱を抑えつつ、その時のアーキテクチャに置いて爆速かつ静音を目指し、30年以上の長期に渡り稼動状態をキープする事を目指します。

※基本的にリンクフリーです。どこでも自由にどうぞ。

※画像は時々変ります。

※お決まりの文章ですが、改造は個人の責任で行ってください。ここに記載された情報は間違いを含んでいる可能性が有り、それを元に製作や改造などをして失敗しても筆者は一切責任持てませんので悪しからず。

筆者略歴:
小学生時代にゴミ捨て場で拾ったジャンクテレビ数台を分解して部品を取り出し真空管アンプを自作、中学生時代にPC8801mkⅡsrでZ80アセンブラを始める。社会人になって初のプログラムは弾道計算、後に医療系・金融系プログラマ~SEを経て100~200人規模プロジェクトのジェネラルマネジャを数年経験、独立して起業。現在は不動産所得で半引退生活。
(人物特定を避ける目的で一部経歴を変更しています)

最新記事
最新コメント
最新トラックバック
月別アーカイブ
カテゴリ
アクセスカウンター
検索フォーム
RSSリンクの表示
リンク
ブロとも申請フォーム

この人とブロともになる

QRコード
QR